數字示波器原理方框圖

隨著電子技術的發展和變化，對電路測量的要求也變得更高，在電子製作中會發現對很多參數的測量已不是一塊萬用表所能勝任的了， 比如單片機某I／O口的輸出波形或製作放大器測其頻率響應等等。所以，示波器自然而然地與萬用表一樣，變成了電子工程師和愛好者的必備工具
工作原理及結構介紹
數字示波器係統的硬件部分為一塊高速的數據采集電路板。它能夠實現雙通道數據輸入，每路采樣頻率可達到60Mbit/s。從功能上可以將硬件係統分為：信號前端放大（FET輸入放大器）及調理模塊（可變增益放大器）、高速模數轉換模塊（ADC驅動器、ADC）、FPGA邏輯控製模塊、時鍾分配、高速比較器、單片機控製模塊（DSP）、數據通訊模塊、液晶顯示、觸摸屏控製、電源和電池管理和鍵盤控製等幾部分。
輸入信號經前置放大及增益可調電路轉換後，成為符合A/D轉換器要求的輸入電壓，經A/D轉換後的數字信號，由FPGA內的或者采集存儲器FIFO緩存，再經通訊接口傳輸到計算機中，供後續數據處理，或直接由單片機控製將采集到的信號顯示在LCD幕上。

可參考器件如下
在這幾部分中，最重要的是程控放大(衰減)電路和A／D轉換電路，因為這兩個電路是數字示波器的咽喉，程控放大(衰減)電路決定了示波器的輸入帶寬和垂直分辨率，A／D轉換電路決定了示波器水平分辨率，這兩個分辨率直接決定著一個示波器性能的優劣。這兩部分電路將被測信號轉換成後麵的處理電路所需的數據信號，這部分電路都可用高性能的集成電路加少量外圍器件構成，電路設計簡單，調試也很簡單。整個示波器最難的應該是程序，也就是軟件方麵。軟件承擔著數字示波器的所有數據處理和控製任務，包括A／D采樣控製、水平掃速控製、垂直靈敏度控製、顯示處理、峰峰值測量、頻率測量等任務。可以采用現在市麵上很常見的單片機作為微處理器，使用C語言編程來實現。
程控放大(衰減)電路與電源電路
信號由常見的X10X1示波器探頭輸入，進入放大(衰減)電路。程控放大(衰減)電路的作用是對輸入信號進行放大或衰減調整，使輸出信號電壓在A／D轉換器輸入電壓要求範圍內，達到最好的測量與觀察效果，所以程控放大器電路在規定帶寬內的增益一定要平坦。由於示波器電路上包含數字和模擬兩個部分，為了避免相互幹擾所以將數字部分的供電和模擬部分的供電分開，分別提供一組±5V的直流電源，並用電感與電容做成的濾波器隔離
Flash閃存與時鍾電路
因為A／D轉換器捕獲的信號數據量較大，單片機內部的閃存不夠使用，所以電路可選用一些外存使
用，同時，也作為寫LCD的緩存使用。為了得到基準時鍾信號，單片機還連接一塊晶振，用來計算外部波形信號的實際頻率。
FPGA控製單元
可編程邏輯器件FPGA是一種半定製的ASIC，它允許電路設計者自行編程實現特定應用的功能。本設計采 用了原理圖輸入和VHDL語言輸入兩種不同的方法，控製單元承載了大部分控製任務，為各個功能模塊提供相應的控製信號以確保整個係統工作的正確性。具體實現如下幾個方麵的功能： 分頻電路及產生A/D轉換器的控製信號 本數據采集係統，具有比較寬的測量範圍，在FPGA內部設計了一個分頻電路，用來實現針對不同頻率的被測信號選擇不同的采樣頻率，確保采集數據更加精確。分頻單元采用圖形輸入方法實現其內部結構圖如圖4所示。在圖4中，利用T觸發器在輸入為1時，每個時鍾沿到來時輸出會發生跳變來實現分頻的。同時我們可以看出，T觸發器的輸入是有一些邏輯組合構成的，這就構成了門控時鍾。對於門控時鍾，仔細分析時鍾函數，以避免毛刺的影響。而門控時鍾在滿足以下兩個條件時，則可保證時鍾信號不出現危險的毛刺，門控時鍾可以像全局時鍾一樣可靠的工作。
對於本設計中的A/D轉換器，其控製信號隻有兩個：時鍾輸入信號CLK和使能輸出信號OE。CLK信號直接通過有源晶振輸入60M的信號，而OE信號則通過FPGA內部將和CLK同頻同相的時鍾信號反相後得到，這樣剛好可以滿足A/D轉換器的轉換時序關係。
高速A／D轉換；電路
數字示波器中最重要的電路是A／D轉換電路，它的作用是將被測信號采樣並轉換成數字信號存入存儲器，說它是數字示波器的咽喉一點也不為過，因為它直接決定著數字示波器所能測量的最高頻率，根據奈奎斯特定理，采樣頻率至少是被測信號最高頻率的2倍才能複現出被測信號。而在數字示波器中采樣頻率至少應該是被測信號頻率的5～8倍才行，否則根本觀察不到信號的波形。